开区宣言
发布: 2008-12-10 10:12 | 作者: qmycy | 来源: StmFans思蜕盟 OPELC 自由电子联盟
本人是个电子技术爱好者,在学习MCU过程中,不断的发现自己基础越来越薄弱。
虽然随着科学技术的发展,CPLD和FPGA这些热门技术进入了我们的视野,但是回想一下她的基础是什么——数字逻辑(国内喜欢叫《数字电子线路》),而74系列,CD系列以一定数量的逻辑集成在一个芯片上,在很多情况下,CPLD对我们来说功能过于强大,或者说在实现某一特定功能它的价格过高。
若干年前,觉得数字电路中的门电路了解一下就行了,学了单片机可以搞定一切,现在回想起来自己多么无知,的确单片机的确可以做很多事情,从51,avr,msp430,arm,stm32,速度是越来越快,功能越来越强大,但是我们是否仔细回想过她是最经济的吗。我不知道,据我目前所知,如果是某一特定功能电路,如果是74F(100M+)系列实现的,单片机很难搞定。即使是74HCT(50M)系列实现的单片机的成本很高了。
突然有一天我看了一本《数字逻辑与verilog》的英文原版教材,才发现国外的教材在介绍的侧重点与国内的《数字电子技术》介绍的侧重点明显不一样。我们教材忽略的,国外的教材从开始就讲。我们用逻辑门实现,别人侧重数据选择器。我们认为CPLD,FPGA内部只要理解一下就行了,老外的教材,CPLD内部单元电路讲的很细。看了一段时间才发现74系列还可以这样玩呀。
于是自己决定将自己书柜里的《数字电子技术》重新翻出来,在啃一遍,我知道他是我们通常接触到的所谓高科技,高技术含量器件的基础。于是我就把这个建立一个亚CPLD区的想法告诉了“土豆”,得到了他的支持。希望通过这个区的讨论,使大家能复习一遍数字电路或者数字逻辑。他与我们CPLD,fpga技术不冲突,也不排斥。
----------------------------------------------------------------------------------------------------------------------------------------------
Q:什么是亚CPLD?
A:她是一种我们不需要CPLD,fpga的场合,实现的逻辑电路的实现方式。
即亚于CPLD。
Q:这种场合如何实现?
A:高速74系列,低速CD系列。由于现在工艺的改进,已经很难说TTL或者是CMOS那个快。对于需要极少门电路的可以考虑TI的74的1G 2G 3G系列(1G就是一个逻辑门)。
Q:这个区讨论什么?
A:74系列,CD系列的一些基础知识和应用。当然我们要与时俱进,采用CPLD内部宏单元或FPGA内部单元来实现也是可以的,这里不讨论verilog或VHDL,我们采用卡诺图,真值表,等方式讨论。
Q:学这个有必要吗?
A:问问论坛中的高手,就知道了。非常有必要。
虽然随着科学技术的发展,CPLD和FPGA这些热门技术进入了我们的视野,但是回想一下她的基础是什么——数字逻辑(国内喜欢叫《数字电子线路》),而74系列,CD系列以一定数量的逻辑集成在一个芯片上,在很多情况下,CPLD对我们来说功能过于强大,或者说在实现某一特定功能它的价格过高。
若干年前,觉得数字电路中的门电路了解一下就行了,学了单片机可以搞定一切,现在回想起来自己多么无知,的确单片机的确可以做很多事情,从51,avr,msp430,arm,stm32,速度是越来越快,功能越来越强大,但是我们是否仔细回想过她是最经济的吗。我不知道,据我目前所知,如果是某一特定功能电路,如果是74F(100M+)系列实现的,单片机很难搞定。即使是74HCT(50M)系列实现的单片机的成本很高了。
突然有一天我看了一本《数字逻辑与verilog》的英文原版教材,才发现国外的教材在介绍的侧重点与国内的《数字电子技术》介绍的侧重点明显不一样。我们教材忽略的,国外的教材从开始就讲。我们用逻辑门实现,别人侧重数据选择器。我们认为CPLD,FPGA内部只要理解一下就行了,老外的教材,CPLD内部单元电路讲的很细。看了一段时间才发现74系列还可以这样玩呀。
于是自己决定将自己书柜里的《数字电子技术》重新翻出来,在啃一遍,我知道他是我们通常接触到的所谓高科技,高技术含量器件的基础。于是我就把这个建立一个亚CPLD区的想法告诉了“土豆”,得到了他的支持。希望通过这个区的讨论,使大家能复习一遍数字电路或者数字逻辑。他与我们CPLD,fpga技术不冲突,也不排斥。
----------------------------------------------------------------------------------------------------------------------------------------------
Q:什么是亚CPLD?
A:她是一种我们不需要CPLD,fpga的场合,实现的逻辑电路的实现方式。
即亚于CPLD。
Q:这种场合如何实现?
A:高速74系列,低速CD系列。由于现在工艺的改进,已经很难说TTL或者是CMOS那个快。对于需要极少门电路的可以考虑TI的74的1G 2G 3G系列(1G就是一个逻辑门)。
Q:这个区讨论什么?
A:74系列,CD系列的一些基础知识和应用。当然我们要与时俱进,采用CPLD内部宏单元或FPGA内部单元来实现也是可以的,这里不讨论verilog或VHDL,我们采用卡诺图,真值表,等方式讨论。
Q:学这个有必要吗?
A:问问论坛中的高手,就知道了。非常有必要。


卡诺图、真值表确实很有必要熟习,它是在设计数字逻辑电路时的极为好用的工具。
刚买了一片
比如说 程序的效率方面 可靠性等等
要好好学!!!
(在STMFANS闯荡了这么久第一次来)。。。